有一个Cache存储器，主存有0～7共8块，Cache有4块，采用组相联映像，分2组。假设Cache已先后访问并预取进了主存的第5、1、3、7块，现访存块地址流又为3、2、6、5、6、5、0、4、1、5、7、6时：
（1）画出用LRU替换算法时，Cache内各块的实际替换过程图，并标出命中时刻。
（2）求出此期问的Cache命中率。

问答题阵列有0—7共8个处理单元互连，要求按（0，5）、（1，4）、（2，7）、（3，6）配对通信。 （1）写出实现此功能的互连函数的一般式。  （2）画出用三级立方体网络实现互连函数的互连网络拓扑图，并标出各控制开关的状态。

问答题设主存采用模m多分体交叉存取，每个分体的存取周期为，要求主存实际频宽;为8MB／s，但实际频宽只能达到最大频宽的0．6倍。 （1）若分体宽度W=4字节，则主存模数应取多少才能满足要求？（m取2的幂） （2）若主存模数为8，则分体宽度应为多少才能满足要求？

问答题简述机群系统比起传统的并行处理系统所具有的优点

问答题简述总线独立请求控制方式的优点和缺点。

问答题简述标志符数据表示的主要优点。

问答题简述模拟和仿真的区别。

填空题根据数据令牌处理的方式不同，可以把数据流计算机的结构分成（）和（）两类。

填空题多处理机有（）和（）两种构形。

填空题阵列处理机的构形有（）阵列处理机构形和（）阵列处理机构形。

填空题应用仿真实现软件移植，除了仿真目标机的指令系统外，还要仿真其（）、（）和控制台的操作。

填空题从计算机处理数据的角度来看，并行性等级从低到高依次为（）、位并字串、（）和全并行。

填空题标量流水处理机的性能主要有（）、（）和效率

填空题Cache存储器就是在CPU和主存之间增设（）、小容量、（）的Cache、用辅助硬件将Cache和主存构成整体。

填空题总线按在系统中的位置分（）、（）和系统级等3级。

填空题计算机根据操作数据或信息存放的位置，分别有面向主存、（）和（）的寻址方式。